Timing analysis and simulation for signal integrity engineers / Greg Edlund.
Tipo de material:
- 0132365049 (pasta dura)
- 9780132365048 (pasta dura)
- 621.3815 E23 22 ed.
Contenidos:
Preface -- Acknowledgments -- About the author -- About the cover -- Cap. 1. Engineering reliable digital interfaces -- 2. Chip-to-chip timing -- 3. Inside IO circuits -- 4. Modeling 3D discontinuities -- 5. Practical 3D examples -- 6. DDR2 case study -- 7. PCI express case study -- A. A short CMOS and SPICE primer -- B. A Stroll througj 3D fields -- Endnotes -- Index.
Tipo de ítem | Biblioteca actual | Biblioteca de origen | Colección | Signatura topográfica | Info Vol | Estado | Fecha de vencimiento | Código de barras | Reserva de ítems | |
---|---|---|---|---|---|---|---|---|---|---|
![]() |
Biblioteca Central | Biblioteca Central | General | 621.38152 E23 (Navegar estantería(Abre debajo)) | Ej.1 | Disponible | 101010001032268 |
Total de reservas: 0
Navegando Biblioteca Central estanterías, Colección: General Cerrar el navegador de estanterías (Oculta el navegador de estanterías)
![]() |
![]() |
![]() |
![]() |
![]() |
![]() |
![]() |
||
621.3815 V948 Diseño de Herramientas Digitales / | 621.3815 W295c Circuitos Integrados : | 621.3815 W577 500 Circuitos Electrónicos/ | 621.38152 E23 Timing analysis and simulation for signal integrity engineers / | 621.38152 H928 Electrónica industrial: | 621.38152 H928 Electrónica industrial: | 621.38152 K16 Semiconductor device/ |
Incluye referencia bibliográficas, índice, etc.
Disponible en la Colección General.
Preface -- Acknowledgments -- About the author -- About the cover -- Cap. 1. Engineering reliable digital interfaces -- 2. Chip-to-chip timing -- 3. Inside IO circuits -- 4. Modeling 3D discontinuities -- 5. Practical 3D examples -- 6. DDR2 case study -- 7. PCI express case study -- A. A short CMOS and SPICE primer -- B. A Stroll througj 3D fields -- Endnotes -- Index.
No hay comentarios en este titulo.
Iniciar sesión para colocar un comentario.